 | 일반적인 반도체 설계는 Via Hole의 형성을 목적으로 설계를 하지만, Via PUF는 Via Hole의 형성과 미형성의 중간을 택하여 설계를 한다.이의 결과로 Via PUF는 형성 (short)과 미형성(open)이 반반으로 나타나는 예측 불가능한 랜덤성(NIST SP800-90B 기준 충족)을 갖게된다. |
 | Passive 소자인 Via Hole의 특성 상, 어떤 환경의 변화에도 그 특성이 변하지 않는 항상성을 갖는다. |
 | 주변의 일반 로직의 Via와 구분이 안되므로 역공정으로도 구별해 낼 수 없는 보안성을 갖는다. |
 | 소프트웨어 만으로는 RoT를 이룰 수 없으며, 하드웨어 기반의 RoT를 갖추는 것이 중요함. |
 | 고유한 난수 (Unique ID)를 생성하고 이 난수를 활용하여 암호화 키를 생성 |
 | Via PUF는 고유한 Silicon Inborn ID의 특성을 제공함으로써 모든 신뢰의 원천인 RoT의 근본이 된다. |
| 고유한 ID를 외부에서 주입시키는 것이 아니라 내부에서 자체 생성시킴 : 보안성 향상 |
| Passive 소자인 Via Hole의 특성 상, 어떤 환경의 변화에도 그 특성이 변하지 않는 항상성을 갖는다 |
| 소프트웨어 만으로는 RoT를 이룰 수 없으며, |
| 고유한 난수 (Unique ID)를 생성하고 이 난수를 활용하여 |
| Via PUF는 고유한 Silicon Inborn ID의 특성을 제공함으로써 |
| 고유한 ID를 외부에서 주입시키는 것이 아니라 |
| Passive 소자인 Via Hole의 특성 상, 어떤 환경의 변화에도 그 특성이 변하지 않는 항상성을 갖는다. |
